Modul 3 ( Laporan Akhir 2 )

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

a. Panel DL2203D

b. Panel DL2203S

c. Panael DL2203C

Module D'Lorenzo

Jumper

d.  IC 74LS90 

e. Switch (SW-SPDT)

f. Power Supply

g. Logicprobe 

 Logic Probe

3. Rangkaian Simulasi [Kembali]

gambar rangkaian pada percobaan 2 menggunakan De Lorenzo

gambar rangkaian pada percobaan 2 menggunakan proteus

4. Prinsip Kerja Rangkaian [Kembali]

        Percobaan yang pertama ini merupakan rangkaian Asynchronous counter. Prinsip kerjanya adalah RangkaianAsynchronous counter (ripple counter) merupakan counter yang masukan clock pemicunya tidak terhubung ke setiap flip-flop secara langsung. Clock pemicunya harus merambat melalui setiap flip-flop untuk mencapai masukan flip-flop yang berikutnya. Output yang dihasilkan adalah counter up asinkron, dimana nilai bit yang dikeluarkan tidak berurutan. Pada IC 74LS90 mampu menampilkan dari bit biner 0000-1001, atau dalam desimalnya, 0-9. Sementara, IC 7493 mampu menampilkan bit biner mulai dari 0000-1111, yaitu 0-15. Hasil output bitnya asinkron dengan selang atau pola 1-3-1, contohnya 1,2, 5, 6, 9, 10, 13, 14.

5. Video Rangkaian [Kembali]

video penjelasan rangkaian percobaan 2

6. Analisa [Kembali]

Soal analisa yang diberikan ada 3 yakni:

1. Analisa output percobaan berdasarkan ic yang digunakan?

jawab:

    Pada percobaan 2 IC yang digunakan yaitu IC 74LS90 dan IC7493 dimana kedua IC menghasilkan output counter up asyncronous, untuk IC 74LS90 sendiri merupakn counter up Asyncronous yang dapat menghitung bit 0-9 ( 0000 - 1001 ) sedangkan IC 7493 yaitu counter up asincronous yang dapat menghitung dari bit 0 - 15 ( 0000 - 1111)

2. Analisa hasil kondisi 3 pada percobaan 2a dengan kondisi 3 pada percobaan 2b?

jawab:

    Pada percobaan 2A kondisi 3, kedua IC merupakan counter up asyncronous karena memiliki CKA dan CKB yang di serikan ke sumber clock yang sama, sedangkan pada percobaan 2B kondisi 3 sendiri kedua IC berubah jadi counter up sinkron, karena hanya CKA yang di hubungkan ke sumber clock dan untuk CKB sendiri dihubungkan ke pada outputan CKA sendiri yaitu q0 pada 74LS90 dan QA pada 7493. dengan begitu CKB menerima umpan balik

3. Apa pengaruh Clock A dan Clock B pada ic yang digunakan ?

jawab:

    Clock A dihubungkan ke sumber clock dimana CKA ini merupakan clock untuk Q0. selanjutnya untuk clock B atau CKB dihubungkam ke Q0 atau output dari CKA lalu untuk clock CKB ini menghasilkan keluaran Q1, Q2, dan Q3. Dimana ia menerima umpan balik

7. Link Download [Kembali]

Download HTML disini

Donwload Rangkaian Simulasi disini

Download Video Simulasi disini

Download Datasheet ic 74LS90 disini

Download Datasheet SW-SPDT disini