Modul 2 Percobaan 2


1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]

a. Panel DL2203D
b. Panel DL2203S
c. Panael DL2203C
Module D'Lorenzo

Jumper

e.  IC 74LS112A (JK filp flop)





f.   IC 7474 (D Flip Flop)


g. Switch (SW-SPDT)

Gambar 7. Switch


j. Power Supply

i. Logicprobe atau LED
Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

gambar rangkaian pada percobaan 2 menggunakan proteus


gambar rangkaian pada percobaan 2 menggunakan proteus


4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan ini menggunakan IC 74LS112 yang merupakan jenis dari IC J-K Flip Flop. Dimana, kaki R (reset) dihubungkan ke B0  dengan inputan berupa 1, kaki S (set ) dihubungkan ke B1 dengan inputannya adalah 0 , kaki J dan K sama sama dihubungkan ke VCC, kemudian untuk kaki clk dihubungkan ke B2 dengan inputan 1. Untuk output sendiri yaitu untuk Q dihubungkan ke H7 dan untuk H6 dihubungkan ke 0. Apabila disimulasikan maka untuk ouput yang dihasilkan adalah Q bernilai 1 dan Q' bernilai 0. Hal ini disebabkan karena clk bersifat aktif low, dimana ia akan aktif saat berlogika 0. Karena pada kaki S (set), input yang diberikan adalah 0, maka akan mampu mengaktifkan rangkaian yang bekerja pada kondisi aktif low, sehingga output yang dihasilkan berlogika 1

Salah satu contoh kita ambil pada tabel jurnal yaitu Apabila B0=0, B1=1 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi inputan berupa 0. Karena pada percobaan ini, tepatnya pada kaki R (reset) diberi logika 0, maka untuk rangkaiannya menjadi bersifat asinkronous reset sehingga outputnya menjadi berlogika 0 dan 1.

5. Video Rangkaian [Kembali]

video penjelasan rangkaian pada percobaan 2


6. Analisa [Kembali]

Soal analisa yang diberikan ada 3 yakni:
1. Apa yang terjadi jika B1 diganti CLK pada percobaan ?
jawab:

Berdasarkan percobaan yang telah dilakukan, didapatkan sebelum diganti B1 ke CLK, untuk output yang dihasilkan yaitu saat set dimana outputnya 1 dan 0 dan setelah B1 diganti dengan CLK, dimana clock membuat input set berubah ubah, dengan input set yang berubah-ubah dan untuk R-S Flip Flop bekerja dengan aktif low maka untuk input set akan aktif saat berlogika0 dan outputnya set yaitu 1 dan 0 mempengaruhi output sesaat ketika inputnya kita gerakan dari 1 ke 0

2. Bandingkan hasil percobaan dengan teori!
jawab:

Berdasarkan percobaan yang telah dilakukan, dimana hasil yang didapatkan saat percobaan dengan teori yaitu sama atau tidak ada perubahan. Karena untuk output nya sendiri tergantung saat kondisi set, reset, tetap, toggle dan terlarang. Untuk R-S flip flop mempunyai 4 kondisi yaitu tetap, set, reset, dan terlarang. untuk J-K flip flop terdapat 4 kondisi juga yaitu tetap, set, reset, toggle. Sedangkan D flip flop mempunyai 2 kondisi dan T flip flop mempunyai 4 kondisi.

3. Apa fungsi masing masing kaki Flip Flop yang di gunakan?
jawab:

R (Reset) : untuk mereset kekuatan flip flop jadi logika 0
S (set) :untuk menyetel keluaran/ Output logika 1
Q : Output normal
Q' : Output Normal yang di Complementer kan 
J & K : Input Data
Clk atau Clock : untuk memindahkan data dari input dan ouput serta mengatur keadaan set dan reset 
D : Inputan data

7. Link Download [Kembali]

Download HTML disini
Donwload Rangkaian Simulasi disini
Download Video Simulasi disini
Download Datasheet ic 74LS112A disini
Download Datasheet ic 7474 disini

 

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)