1. Kondisi[Back]
Percobaan 1 kondisi 3
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada
percobaan dengan ketentuan input B0=0, B1=1, B2=don’t care, B3=don’t care,
B4=0, B5=don’t care, B6=clock
2. Gambar Rangkaian Simulasi[Back]
Percobaan 1 kondisi 3
.png)
3. Video Simulasi[Back]
Percobaan 1 kondisi 3
4. Prinsip Kerja Rangkaian[Back]
Percobaan 1 kondisi 3
J-K Flip Flop dan D Flip-Flop memiliki input Set (S) dan Reset (R) yang dihubungkan ke Saklar B1 dan B0. Pada J-K Flip Flop input J nya dihubungkan ke saklar B2, input K ke saklar B4 dan input CKL ke saklar B3. Pada D Flip-Flop, Input D nya dihubungkan ke saklar B5 dan input CLK ke saklar B6. Sesuai dengan kondisi yang telah dipilih bahwasannya input masukan pada R berlogika 0 dan S berlogika 0, maka disini R-S Flip-Flop akan aktif karena R-S Flip-Flop bekerja pada aktif low(aktif rendah) dan J-K tidak aktif atau tidak mempengaruhi output keluarannya. Karena Input yang aktif adalah R-S flip flop,maka Outputnya tidak mengalami perubahan/tetap sesaui output yang sebelumnya .dan untuk D Flip Flop untuk kondisi yang dipilih,input R berlogika 0 dan S berlogika 0 dimana bekerja pada aktif flow atau aktif rendah ,sehingga untuk Input D tidak memengaruhi hasil ouputnya dan outputnya tetap menjadi output hasil keluaran sebelumnya / tidak mengalami perubahan
5. Lik Download[Back]
Link Download Rangkaian Percobaan 1 Kondisi 3 disini
Link Download Video modul 2 percobaan 1 kondisi 3 disini
Link Download HTML disini
Link Download Datasheet NAND disini
Link Download Datasheet D Flip Flop disini
Link Download Datasheet SW SPDT disini
Tidak ada komentar:
Posting Komentar